请问这个图Y1输出为什么电平?悬空是高电平还是低电平?

2026年09月24日 01:38
有2个网友回答
网友(1):

TTL器件输入端悬空是高电平,CMOS器件的电平不确定,因输入阻抗极高,受到外界电磁场的干扰后发生波动,使电路状态发生错误,因此CMOS器件输入端绝对不允许开路悬空。

网友(2):

第二个是个V什么?
悬空是低还是高,取决于制造工艺或者说器件的电气类型。