可能EMC做的不好,8层以上板无论信号还是电源的完整性都与层叠结构紧密相关。大芯片常坏得分是CMOS还是TTL,视情况而分析其原因,该做接地或者上拉保护的保留脚就要按手册上的要求来。其实也不尽然都是静电,静电危害是比较大,但这个属于人为难控的,毕竟要做测试,要传递,要使用,建议下次改板时,提高阻容档次,合理安排层叠结构,细化数字模拟部分的分割。
最好看一下PCB排版和实物图才能判断,不过楼主分析的已经很透彻了。
好高深啊 不过可肯定是有温度因素在其中的