好吧问答库 > FPGA的上电复位信号是不是本身就有的，不用每次电路板上电以后手动去按复位键啊？

FPGA的上电复位信号是不是本身就有的，不用每次电路板上电以后手动去按复位键啊？

1 reg [19:0] cnt; 2 always@(posedge Clk50M or negedge Rst_n) 3 begin 4 if(!Rst_n) 5 cnt<=20✀d0; 6 else if(cnt_able) 7 cnt<=cnt+1✀b1;8 end这段代码里边的Rst_n是不是一般FPGA芯片系统里面自带的？如果是这样的话，它的低电平时间大概保存多久？请各位大神解答一下，谢谢。另外这个信号在管脚分配的时候怎么分配？

2026年09月26日 12:56

有2个网友回答

网友（1）：

当然不是自带的，硬件工程师在设计的时候会设计上，一般不会是按钮，是一个电容充放电的过程，会把FPGA复位，或者，你可以将PLL的LOCKED信号接到复位信号上，那么就不用分配引脚了，在内部就产生了复位信号

网友（2）：

Rst_n一般是外接的复位按钮，不是自带的